素粒子実験向け微細配線FPC

プリント回路事業部開発部 荒井大輔¹・西ヶ谷 霞²・岩村 昌浩³

Fine-Flexible Printed Circuit Board for Particle Physics Experiment

D. Arai, K. Nishigaya, M. Iwamura

近年のフレキシブルプリント配線板(FPC)の技術の進歩は、スマートフォンやウェアラブルデバイスをはじめとする各 種電子機器の高機能化、小型化に大いに貢献してきている.これまでこれらの機器において培われた技術力を基礎に、現 在の量産レベルよりも高いレベルを求められる学術用途のFPCの開発にも取り組んでいる.本稿では、その一例として素 粒子実験 J-PARCミューオンg-2/EDM実験用測定器に使用される微細配線FPCの開発を紹介する.

The recent progress of the flexible printed circuit board (FPC) technologies has made a significant contribution to achieving the high performance and minimization of the various kinds of electric devices as typified by smartphones and wearable devices. Based on the technologies cultivated in these products, we have engaged in the FPC board development for academic applications, which require much higher technical levels than our current mass production level. In this paper, we present the results of the development of FPC with very fine and high-density circuits for the particle detector of the J-PARC muon g-2/EDM experiments.

1. まえがき

近年,スマートフォンをはじめ,電子機器の小型化や高 機能化が進み,配線板に多くの機能を集約する必要性から, 配線板の高密度化が求められている.薄膜で軽量,かつ折 り曲げ可能であることを特徴としたフレキシブルプリント 配線板(FPC:Flexible printed circuit)は、これらの電 子機器の中で重要な役割を担っており、電子機器の機能の 向上に伴って、FPCも様々な技術的要求に応えてきている ^{1),2)}.

当社ではこれまでに得られた各種の製造技術を応用し、学 術研究において必要とされる高難度FPCの開発に取り組ん でいる.この開発の一例として、次世代素粒子実験のひと つである、J-PARCミューオンg-2/EDM実験の測定器内で 使用される微細配線FPCがある.

J-PARCミューオンg-2 /EDM実験とは、ミューオンに おける異常磁気モーメント(g-2)および電気双極子モー メント(EDM)を精密に測定することで、標準理論を超 えた新しい物理の探索を目的とする素粒子実験である^{3).4)}. この実験では、崩壊したミューオンから放出される陽電子 の飛跡からスピン回転運動の周期を測定することで、g-2 /EDMを測定する. その検出器部には、シリコンストリッ プセンサーと読み出し回路を用いたシリコンストリップ検 出器(図1)が使用される.



図1 陽電子飛跡検出器 Fig. 1. Decay e⁺ tracking detector.

シリコンストリップ検出器は、シリコンストリップセン サー^{5).6)}からの信号をASIC⁷⁾にて信号処理し、陽電子の 飛跡を測定する.シリコンストリップセンサーとASIC間 の信号を伝送する役割を担う配線材が本報告にて紹介する、 センサー FPCとピッチアダプタである(図 2).これらの

¹ 開発部 車載製品開発グループ

² 開発部 新商品開発グループ

³ 開発部 新商品開発グループ グループ長

配線材は、測定領域内のストリップセンサーの表に設置さ れる設計であるため、測定精度の観点から構成物質には低 物質量が求められている.つまり、電子密度が小さい材料 で構成することや、材料厚の削減が求められる.



Fig. 2. FPC board in the detector.

上記理由から、炭素骨格ベースのポリイミドフィルムを 基材とし、薄膜化できることが特徴であるFPCが配線材と して選択されている. センサーから信号を受け取るセン サー FPCとセンサー FPCとASIC基板の配線を中継する FPCであるピッチアダプタの2製品は、極めて高難度の 製品となったが、幾度の検討、試作を繰り返すことで、開 発に成功した.本報では上記2製品の開発結果について 報告する.

2. センサー FPC

2.1 製品概要

センサー FPCは、シリコンストリップセンサーの表に 設置されるFPCであり、センサーからの信号をASIC近傍 まで伝送するためのFPCである。FPCとシリコンストリッ プセンサーの接続は、シリコンストリップセンサーの両端 に配置されたPADと、FPCに配置されたPADをワイヤー ボンディングで接続する^{8),9)}(図3).



Fig. 3. FPC - silicon sensor connection method.

シリコンストリップセンサーは、2枚で1セットである ため、2枚のシリコンセンサーの信号(2048 ch)を1つ のセンサー FPC内で配線できることが求められる.また, ワイヤーボンディングに対応するために配線, PAD群は FPCの片面に集約する必要があり, 微細な回路配線が必要 となる.

シリコンストリップセンサーの外形は約 100 mm × 100 mmであるため、2 枚のシリコンストリップセンサー の表に設置するFPCの製品寸法は 94 mm × 270 mmとな り、一般的なFPC製品サイズ(100 mm)以下に対し、大 面積に対する回路形成が必要となる.FPCの製造において は、製品寸法が大きく、配線が微細になるほど、回路形成 の際に不良が発生しやすくなる.

前述したように、FPCはシリコンセンサーの表に設置さ れるため、物質量を低くする観点から銅箔厚を薄くするこ とが要求されている。具体的には銅箔厚については5µm を要求されており、通常のFPC製品における銅箔厚12µ mに対して薄くする必要がある。各材料厚が薄くなると製 品内に折れやシワが発生しやすく、製造時のハンドリング による不良が増加する傾向がある。上記2点から、大面積・ 薄銅箔かつ微細配線を必要とするセンサー FPCの難度は 非常に高い。

2. 2 技術的課題

2. 2. 1 最小回路幅

シリコンストリップセンサーからワイヤーボンディング で接続し、かつ低物質量を実現するため、接続するPAD、 および、配線は片面にすべて配置する必要がある。従って 2048 本の回路をFPCの片面側のみで配線するためには、 最小回路ピッチ 42.5 μ m(最小Line/Space= 20 / 22.5 μ m)の配線設計が必要となる。

しかしながら,製品寸法(94 mm × 270 mm)の大き さを考慮すると、1本の断線混線なく、上記配線密度で回 路を形成することは困難である.そこで、配線密度を緩和 するために、配線を2枚のFPCに分割し、最終的に貼り 合わせて1つのFPCを製造する工程設計とした(図4). つまり、1つのFPCに必要となる配線数を半分の1,024本 として、最小回路ピッチ 69 μ m(最小Line/Space= 25 / 44 μ m)となるような設計とした.

しかしながら、上記設計でも最小回路ピッチ 69 μmに 対する微細な回路形成が要求されることに加え、FPC寸法 が非常に大きいことから、サブトラクティブ工法による回 路形成の難度は依然として高い.特に、通常は問題となら ない微細な回路形状の異常であっても、上記の微細な回路 ピッチでの回路配線においては、短絡等につながる致命的 な不良を引き起こすため、製造においては、通常の量産製 品以上の工程条件の改善、管理が必要となる.



Fig. 4. The structure of Sensor FPC.



Fig. 5. Requirements for the alignment accuracy.

2. 2. 2 PAD位置精度

センサーFPCは、2枚のFPCを貼り合わせて1枚のFPC とすることから、1枚のFPCの寸法精度に加え、FPC同士 の貼り合わせ精度が最終的なFPCの製品の寸法精度、つま り、最も重要となるPAD位置精度に対して影響を与える。

具体的には、シリコンストリップセンサーとFPCの PAD部は、ワイヤーボンディングで接続するため、接続信 頼性の観点から、図 5 に示すように、FPCのPAD部から のワイヤーが、隣接する他のPAD上をまたがないように する必要がある.つまり、FPCの寸法精度は、PAD位置 精度を確保するため、1 枚のFPCの寸法精度、FPC同士の 貼り合わせ精度を含めて、1 ピッチ以内(± 100 μm)で 制御することが要求されている.

センサー FPCは,検出器の測定精度の観点から低物質 量化が求められているため,銅箔厚をはじめ,材料厚が薄 く設計されている.そのため,製造工程における熱履歴や, 製造装置内での搬送時の張力の影響を受けやすく,製造工 程内での寸法変化が大きくなりやすい.加えて,FPCサイ ズも大きいことから,回路形成における寸法制御の難度が 高く,厳しい工程管理や条件設定が求められる.

さらに, FPC同士の貼り合わせでは, 基材同士を密着さ せるための圧力と, 接着剤の硬化に必要な高温条件が製品 の寸法精度を悪化させる. 貼り合わせ工程で発生する寸法 変化は前述した回路形成で発生する寸法変動量よりも大き くなる傾向があるため, 貼り合わせ工程の製造条件は最終

表1 センサー FPCの要求項目

Table 1 .Requirements for the Sensor FPC.

要求項目	要求性能		
配線数	2048 本		
配線長	最大 200 mm		
回路厚	Cu∶5 μm		
PAD寸法	ASIC		
	Sensor側:140 μm × 400 μm		
製品寸法	270 mm × 94 mm		



Fig. 6. The appearance of Sensor FPC.

的なFPC寸法に対し、特に重要である.

2. 3. 製造結果

大面積における微細かつ,高密度な回路形成が必要とさ れたが,各工程において,条件の最適化を複数回にわたり 実施することで,最終的に1箇所も断線,混線等の不良が 無いセンサー FPCを製作することに成功した(図6). 特に,PAD周辺の細線部においては要求の設計値Line/ Space= 25 / 44 μmに対し,Line/Space= 26.1 / 43. 8 μmで仕上がった(表 2).

次に, FPC寸法については, 1 枚のFPCの各製造工程に おける寸法の合わせ込みだけでなく, 特に重要な工程であ る, FPC同士の貼り合わせ工程において, 治具の最適化, 貼り合わせ工程条件の最適化を複数回実施することにより, 最終的なセンサー FPCの位置精度を確保している(図7). 上記の結果として, 要求性能を満たすセンサー FPCを納 入することができている(表2).

表2 製作したセンサー FPCと要求仕様

Table 2. Spec of Sensor FPC.

要求項目		要求数值	製品実測
細線仕上がり	Line	25 µm	$26.1 \pm 2.5 \ \mu m$
	Space	44 µm	$43.8 \pm 2.8 \ \mu m$
PAD幅		60 µm	$60.1 \pm 2.4 \ \mu m$
Cu厚		5 µm	$4.7 \pm 0.5 \ \mu m$
Ni厚		3 µm	$3.6 \pm 0.8 \ \mu m$



図7 Sensor側PAD測長結果

(緑:35 µ m, 黄:70 µ m, 赤:100µm)

Fig. 7. Results of the position of PADs at the four corners.



図9 ピッチアダプタ配線図 Fig. 9. Product design of Pitch adaptor.

3. ピッチアダプタ

3.1 製品概要

ピッチアダプタはセンサー FPCからの配線をASIC基板 へ接続するための中継基板である.

分割したセンサー FPCに対し 1 つのピッチアダプタが 設置され、1024 本の配線を 128 本ずつの 8 個のPAD群へ 分配している(図 8). このとき、ピッチアダプタについ ても、センサー FPCと同様に、FPCの片面のみでの配線 が求められ、1 つのPAD群は 6.4 mm幅であることから、 128 本の配線を行うには、最小回路ピッチ 50 μ m(最小 Line/Space= 25/25 μ m以下)での配線が必要となる.

3. 2 技術的課題

3. 2. 1 最小回路幅

ASIC側PAD群の設計においては、図 8 に示すように、 6.4 mm幅に対して 128 本の配線が必要となる.ワイヤー ボンディングにおける接続信頼性の観点から、PAD幅は 50 μ m以上を確保する必用があるため、最小回路ピッチ を30 μ m(最小Line/Space= 11.5 / 18.5 μ m)とし、PAD 幅を 51.5 μ mと設計している(図 9).

ここで、これまでのFPCの開発実績を鑑みると、センサー



Fig. 8. Schematic of pitch adaptor.



図10 FPC製造工程別概略図と回路断面形状 Fig. 10. Schematic of FPC production.

FPCで適用したサブトラクティブ工法による回路形成では, 1024 本の配線において,最小回路ピッチ 30 µmを含む設 計の微細配線を,1 本の断線・混線もなく回路を形成する ことは困難であると考える.そのため,ピッチアダプタに おいては,より微細な回路の形成が可能となる,セミアディ ティブ工法での回路形成を実施する必要がある.

一般に、セミアディティブ工法では、製造における工程 条件の管理,および、製造コストがサブトラクティブ工法 に比べ高くなるが、ドライフィルムレジスト間をめっきする ことで回路形成を行うため、サブトラクティブ工法による 回路とは異なり、回路端部の裾引きが無く、狭ギャップの 回路の形成に有利である(図 10).

しかし,工程が複雑になるセミアディティブ工法は不良 が発生しやすいため,不良頻度による歩留まり悪化の影響 を受けやすい大面積製品への適用は避けられることが多い. 一般的なFPCは高密度配線領域によって製品が小型化され ることが多く,歩留まりに問題を抱えることは少ないが,本 開発品は面積が大きいことから,歩留まり確保のため不良 発生頻度を非常に低く管理する必要があり,製造難度が高い.

上記の通り本開発品は、回路ピッチが 30 µmの高密度



Fig. 11. Production flow of FPC.

表3 ピッチアダプタ要求項目

Table 3. Requirements for the pitch adaptor.

要求項目	要求性能	
配線数	1024本	
配線長	最大 10 mm	
回路厚	Cu∶6 µm	
PAD寸法	ASIC側:55 μm × 200 μm	
	Sensor側:60 μm × 200 μm	
製品寸法	$104 \text{ mm} \times 10 \text{ mm}$	

配線を有することと, 配線領域が大きいことから製造難度 が非常に高い.

3. 2. 2 製品寸法制御

ピッチアダプタもASIC基板とワイヤーボンディングで 接続を行うため、製品の寸法変化量は、センサー FPCと 同様に、PAD1ピッチに相当する 50 μ m以内に抑えるこ とが要求されている. つまり、FPC全幅 103.5 mmに対す る寸法変化量を 50 μ m以内(± 0.048%) という厳しい 寸法制御が要求されている.

3. 3 製造結果

製造条件,環境の最適化を複数回実施したことに加え, 新規銅貼り積層板(CCL: Copper Clad Laminate)の適用, より高解像度の新規ドライフィルムレジストの採用,およ び,直描型露光機の採用により,要求されるピッチアダプ タの開発に成功した(図 12).

3.3.1回路形成における不良とその対策

ピッチアダプタでは、回路形成後に回路間に5 µm程度 の大きさの銅が残ってしまう、残銅と呼ばれる不良が多発 し、回路形成時に製品歩留まりの低下を引き起こした.



図12 ピッチアダプタ外観 Fig. 12. The appearance of Pitch adaptor.

本開発品では最小回路間隙が 18.5 µmと極めて高密度 な回路設計となっているため,回路間の絶縁信頼性の観点 から残銅を許容できない.

この残銅による不良は、出発原料の銅箔表面の凸部に起 因するものであることがわかっており、CCL銅箔表面の平 滑性を高めることが求められた(図 13).各種CCLでの 製造適性を確認したが、残銅による不良は削減できず、従 来まで使用されてきたセミアディティブ用CCLでのピッチ アダプタの製造は難しいと判断した.そのため、凸部の少 ない新規のセミアディティブ工法用CCLを開発し、図 12 に示す通り、回路不良の無いピッチアダプタの回路形成に 成功している.

3. 3. 2 製品測長結果

寸法変化の制御については、上記の各種対策に加え、寸 法変化の少ない新規CCLの採用や、製造装置内における製 品搬送張力の調整をはじめとする各工程の最適化を複数回 実施した.結果として、103.5 mmの製品長に対して 25 μ m以下(± 0.024 %)という高いレベルでの寸法制御を達 成し(図 14)、要求性能を満たすピッチアダプタを納入 することができている.

4. 実機試験

現在,九州大学,高エネルギー加速器研究機構にて,納入したFPCをワイヤーボンディング性の試験・評価が実施 されており,良好な結果が報告されている.従って,セン サー FPC,および,ピッチアダプタの開発に成功したも のと考えている.

80



図13 従来のセミアディティブ用CCLの表面 Fig. 13. Micrograph of CCL surface.



図14 製品測長結果 Fig. 14. Results of the position of PADs.





5. む す び

J-PARCミューオンg-2/EDM実験におけるシリコンスト リップ検出器内で使用される2種類の微細配線FPCの開発 に成功した.大面積,かつ,微細配線とともに,高い寸法 制御が要求され,非常に開発難易度の高い製品となったが, 無事要求される仕様を満たすFPCの納入を完了し, J-PARCミューオンg-2/EDM実験へ貢献できたと考えてい る.

今後も様々な分野へ, FPC製造技術での貢献を模索していく.

参考文献

- 池田ほか:「微細回路形成技術」、フジクラ技報,第115号, pp.38-41
- 小林:「先進フレキシブルプリント配線板技術」,フジ クラ技報,第123号,pp.44-48
- M. Abe *et al.*, "A new approach for measuring the muon anomalous magnetic moment and electric dipole moment," Prog. Theor. Exp. Phys., vol. 2019, no. 5, May 2019, Art. No. 053C02.
- 4) 三部ほか:「ミューオンg-2/EDM実験」, 高エネルギー ニュース, vol. 31, pp209-218
- 5) K. K. Hamamatsu. Photonics. Accessed: 2019. [Online]. Available: https://www.hamamatsu.com/resources/ pdf/ssd/s13804_kmpd1210j.pdf
- S. Nishimura et al., "Design of the Positron Tracking Detector for the Muon g-2/EDM Expriment at J-PARC," JPS Conf. Proc. 2015, vol. 8, Art. No. 025015.
- T. Kishishita, "SliT: A Strip-Sensor Readout Chip With Subnanosecond Time Walk for the J-PARC Muon g-2/ EDM Expriment," *IEEE Trans. Nucl.* Sci., vol. 67, no. 9, pp. 2089-2095, Sep 2020.
- T. Yamanaka *et al.*, "Positron tracking detector for J-PARC muon

g-2/EDM experiment," *Nucl. Instrum. Methods Phys. Res. A, Accel. Spectrom. Detect. Assoc. Equip.*, vol.958, Feb. 2020, Art. No. 162786.

 Y. Sato *et al.*, "Development of a front-end ASIC for silicon-strip detectors of the J-PARC muon g-2/EDM experiment," *Nucl. Instrum. Methods Phys. Res. A, Accel. Spectrom. Detect. Assoc. Equip.*, vol.969, Jul. 2020, Art. No. 164035.